0.7nm 두께 단층 2차원 반도체 언제 나올까

(zdnet.co.kr)

ZDNet Korea2026년 9월 16일AI 산업

KAIST 연구팀이 차세대 0.7nm 초박막 2차원 반도체의 고질적인 접촉 저항 문제를 해결할 '범용 반데르발스 터널링 주입기'를 개발하여, 저전력·고집적 3차원 반도체 구현을 위한 핵심 기술적 토대를 마련했습니다.

이 글의 핵심 포인트

1KAIST 연구팀, 이셀레늄화주석(SnSe₂) 기반 '범용 반데르발스 터널링 주입기' 개발
2기존 금속 증착 방식의 문제점인 2차원 반도체 손상 및 에너지 장벽 문제 해결
3p형 WSe₂ 트랜지스터의 구동 전류를 기존 대비 최대 1,000배 이상 증가시킴
4n형 MoS₂ 트랜지스터에서 10억 이상의 높은 온·오프 전류비 달성
5p형과 n형을 결합한 CMOS 인버터 제작 및 안정적 작동 확인

이 글에 대한 공공지능 분석

왜 중요한가?

기존 실리콘 기반 반도체의 미세화 한계를 극복할 2차원 반도체 상용화의 최대 난제인 '접촉 저항' 문제를 원자 수준의 계면 제어로 해결했기 때문입니다. 이는 초저전력 소자 구현을 위한 물리적 돌파구를 제시합니다.

어떤 배경과 맥락이 있나?

반도체 공정이 0.7nm 수준으로 미세화됨에 따라 기존 금속 전극 증착 시 발생하는 2차원 결정 손상과 에너지 장벽 문제가 심각해졌으며, 이를 해결하기 위해 2차원 소재 간의 물리적 결합인 반데르발스 힘을 활용하는 연구가 진행되어 왔습니다.

업계에 어떤 영향을 주나?

2차원 소재 기반의 트랜지스터 성능이 비약적으로 향상됨에 따라, 차세대 반도체 소재 및 공정 장비 분야의 기술 패러다임이 기존 증착 방식에서 원자층 제어 및 계면 엔지니어링 방식으로 전환될 수 있습니다.

한국 시장에 어떤 시사점이 있나?

삼성전자와 KAIST 등 산학연이 협력한 성과인 만큼, 국내 소재·부품·장비(소액장) 스타트업들에게는 2차원 소재 기반의 새로운 공정 솔루션 및 계면 제어 기술 개발이라는 거대한 기회가 열릴 것입니다.

이 글에 대한 큐레이터 의견

이번 연구는 2차원 반도체 상용화의 '아킬레스건'이었던 접촉 저항 문제를 소재의 물리적 특성인 반데르발스 힘을 이용해 우아하게 해결했다는 점에서 매우 높게 평가할 만합니다. 특히 p형과 n형 소자에 각각 최적화된 터널링 메커니즘을 동시에 구현했다는 점은 향후 CMOS 회로 구성의 실질적 가능성을 보여줍니다.

다만, 실험실 수준의 성과가 실제 양산 공정으로 이어지기까지는 '대면적 제조 기술'과 '집적 공정의 안정성'이라는 거대한 장벽이 남아 있습니다. SnSe₂와 같은 신소재를 웨이퍼 단위의 대면적에 균일하게 증착하고, 기존 반도체 라인과 호환되는 공정 윈도우를 확보하는 것은 완전히 다른 차원의 문제입니다. 따라서 스타트업들은 이 기술의 원천 특허를 확보하는 것뿐만 아니라, 이를 실제 양산 가능한 공정(Scalability)으로 전환할 수 있는 장비 및 소재 솔루션에 주목해야 합니다.

원문 보기 →