IBM, 무어의 법칙을 또 다른 10년 연장할 수 있는 칩 기술 공개

(technologyreview.com)

IBM이 트랜지스터를 수직으로 쌓는 '나노스택' 기술을 통해 기존 대비 2배 높은 집적도를 구현한 새로운 칩 프로토타입을 공개하며, 무어의 법칙 한계를 극복할 차세대 반도체 설계의 이정표를 제시했습니다.

이 글의 핵심 포인트

1IBM, 손톱 크기 면적에 약 1,000억 개의 트랜지스터를 집적한 나노스택(nanostack) 프로토타입 공개
2트랜지스터를 수직으로 쌓는 CFET 구조를 통해 기존 기술 대비 트랜지스터 밀도를 2배로 향상
3기존 아키텍처 대비 작업 성능 최대 50% 향상 및 에너지 효율 최대 70% 개선 가능
4트랜지스터를 엇갈리게 배치하여 배선 구조를 단순화함으로써 설계 복잡도 완화
5나노시트(nanosheet) 기술을 기반으로 하며, 차세대 0.7nm 공정 로드맵의 핵심 기술로 주목

이 글에 대한 공공지능 분석

왜 중요한가?

반도체 미세화 공정이 물리적 한계에 부딪힌 상황에서, 평면적 확장이 아닌 수직 적층이라는 새로운 패러다임을 제시하여 무어의 법칙을 지속 가능하게 만듭니다. 이는 컴퓨팅 성능과 에너지 효율의 비약적 발전을 이끌 핵심 동력입니다.

어떤 배경과 맥락이 있나?

트랜지스터 크기가 수십 나노미터 수준으로 작아지면서 양자 역학적 간섭 문제가 발생해 더 이상 크기를 줄이기 어려워졌습니다. 이에 따라 업계는 '더 작게'가 아닌 '더 높게' 쌓는 구조적 혁신을 모색하고 있습니다.

업계에 어떤 영향을 주나?

GPU, CPU 등 고성능 칩 설계 방식에 근본적인 변화를 불러올 것이며, 향후 데이터 센터 운영 비용 절감과 AI 가속기 성능 향상에 직접적인 영향을 미칠 것입니다. 삼성, TSMC, 인텔과의 차세대 공정 경쟁을 더욱 가속화할 전망입니다.

한국 시장에 어떤 시사점이 있나?

메모리 및 파운드리 강국인 한국 기업들에 있어 CFET 기술 선점은 필수적이며, 관련 설계 자산(IP) 및 차세대 패키징 소재/장비 분야의 스타트업들에게는 새로운 공정 생태계 구축을 위한 거대한 기회가 될 것입니다.

이 글에 대한 큐레이터 의견

IBM의 이번 발표는 반도체 산업이 '미세화'라는 단일 목표에서 '구조적 혁신'이라는 다각적 전략으로 전환되었음을 상징합니다. 특히 트랜지스터를 엇갈리게 배치하여 배선 복잡도를 낮춘 설계는 양산 가능성을 고려한 매우 실용적인 접근입니다. 이는 AI 연산 수요가 폭증하는 시대에 전력 효율과 성능을 동시에 잡아야 하는 하드웨어 스타트업들에게 강력한 기술적 토대를 제공할 것입니다.

다만, 이러한 수직 적층 구조(CFET)는 제조 공정의 난이도를 극도로 높여 생산 단가를 상승시킬 수 있다는 리스크가 있습니다. 층간 정렬(alignment)의 정밀도 요구사항이 높아짐에 따라 기존 장비의 교체나 새로운 차세대 노광/식각 장비 도입이 필수적이며, 이는 곧 막대한 자본 투입을 의미합니다. 따라서 기술적 완성도만큼이나 경제적 타당성을 확보한 양산 공정 개발이 향후 이 기술의 상용화 성패를 가를 핵심 변수가 될 것입니다.

원문 보기 →