삼성, 42nm에서 트리플 나노시트 채널을 갖춘 3D 적층 FET 시연

(semiconductor.samsung.com)

삼성전자가 2026년 VLSI 심포지엄에서 GAA 기술을 수직으로 확장한 '3D 적층 FET' 기술을 시연하며, 트랜지스터를 수직으로 쌓아 반도체 집적도를 혁신적으로 높일 수 있는 차세대 로직 소자의 가능성을 제시했습니다.

이 글의 핵심 포인트

1삼성전자가 2026 VLSI 심포지엄에서 42nm 게이트 피치의 3D 적층 FET 기술을 시연함
2n형과 p형 트랜지터를 수직으로 쌓아 동일 면적 내 트랜지스터 밀도를 높이는 구조임
3GAA(Gate-All-Around) 아키텍처의 나노시트 채널 기술을 3차원으로 확장한 형태임
4트리플 나노시트 채널을 통해 전류 전도 경로를 확보하는 기술적 해결책을 제시함
5해당 연구는 VLSI 심포지엄에서 우수한 평가를 받으며 Best Paper 및 Technical Highlight로 선정됨

이 글에 대한 공공지능 분석

왜 중요한가?

반도체 미세 공정이 물리적 한계에 다다르면서 기존의 평면적 확장이 어려워진 상황에서, 수직 적층을 통해 집적도를 높이는 새로운 돌파구를 마련했기 때문입니다. 이는 칩 크기를 줄이면서도 성능을 극대화해야 하는 차세대 AI 및 고성능 컴퓨팅(HPC) 시대의 핵심 기술입니다.

어떤 배경과 맥락이 있나?

트랜지스터 구조는 Planar에서 FinFET, GAA로 진화해 왔으며, 삼성은 GAA의 나노시트 구조를 활용해 이를 3차원으로 확장하는 전략을 취하고 있습니다. 이는 단순한 소자 개선을 넘어 아키텍처 자체를 재정의하여 물리적 한계를 극복하려는 시도입니다.

업계에 어떤 영향을 주나?

로직 반도체 설계 방식에 근본적인 변화를 예고하며, 향후 고성능 칩 설계 솔루션을 제공하는 EDA(설계 자동화) 및 IP 기업들에게 새로운 기술적 과제를 던져줍니다. 또한, 전력 효율과 성능을 동시에 잡아야 하는 모바일 및 서버용 SoC 시장의 판도를 바꿀 수 있습니다.

한국 시장에 어떤 시사점이 있나?

삼성전자의 초격차 기술 증명은 국내 반도체 생태계 내 소재·부품·장비(소부장) 기업들에게 새로운 공정 기술 개발이라는 기회를 제공합니다. 특히 3D 적층 및 나노시트 형성 관련 정밀 식각 및 증착 기술을 보유한 국내 스타트업과 중견기업의 역할이 커질 것입니다.

이 글에 대한 큐레이터 의견

삼성전자의 이번 발표는 반도체 미세화의 한계를 '수평적 축소'가 아닌 '수직적 확장'으로 정면 돌파하겠다는 강력한 의지를 보여줍니다. GAA 기술을 기반으로 3D 적층 구조를 구현하는 것은 기존 인프라와 기술적 연속성을 유지하면서도 혁신을 이룰 수 있는 매우 영리한 전략입니다.

다만, 기술적 난제는 여전히 존재합니다. 상하 트랜지스터 간의 전기적 격리(Isolation)와 균일한 채널 형성 문제는 양산 단계에서 수율(Yield) 문제를 야기할 수 있는 치명적인 리스크입니다. 만약 적층 공정의 복잡도가 급증하여 제조 비용이 성능 이득을 상쇄한다면, 경제성 측면에서의 회의론이 제기될 수 있습니다.

따라서 반도체 설계 및 장비 스타트업들은 단순히 구조적 혁신에 주목하기보다, 이러한 고난도 3D 공정을 안정화할 수 있는 계측(Metrology) 기술이나 차세대 소재 솔루션에 집중하는 것이 실질적인 기회를 포착하는 길입니다.

원문 보기 →