포토닉스 및 CPO 공급망 내 90개 기업 도구 매핑

(leonardo-boquillon.com)

Hacker News17시간 전개발자 도구

AI 가속기 성능의 병목을 해결할 핵심 기술인 CPO(Co-packaged Optics)가 기존 플러그형 트랜시버를 대체하며 차세대 데이터센터 네트워크의 게임 체인저로 부상하고 있습니다.

이 글의 핵심 포인트

1CPO는 광학 엔진을 ASIC과 통합하여 전력 소모를 약 절반으로 줄이고 1.6T~6.4T 대역폭을 실현함
2공급망 병목 지점으로 SOITEC(SOI 웨이퍼), ASML(EUV), TSMC(CoWoS), EV Group(본더) 등이 핵심임
3Broadcom은 2025년부터 CPO 스위치를 대규모로 출하하기 시작할 예정임
4NVIDIA의 Spectrum-X 및 하이퍼스케일러의 커스텀 CPO 도입은 2026~2027년에 집중될 전망임
5InP 레이저, 실리콘 포토닉스, 하이브리드 본딩 기술이 CPO 구현의 4대 핵심 레이어를 구성함

이 글에 대한 공공지능 분석

왜 중요한가?

AI 모델의 규모가 급격히 커짐에 따라 데이터 전송 대역폭과 전력 효율이 인프라의 핵심 과제로 떠올랐으며, CPO는 기존 전기적 신호 전송의 물리적 한계를 극복할 유일한 대안입니다.

어떤 배경과 맥락이 있나?

기존의 플러그형 광모듈은 긴 전기적 경로로 인한 신호 손실과 높은 전력 소모라는 한계가 있으며, 이를 해결하기 위해 광학 엔진을 칩 바로 옆에 배치하는 기술적 전환이 일어나고 있습니다.

업계에 어떤 영향을 주나?

ASML, TSMC, SOITEC 등 특정 기업이 장악한 공급망 병목 현상이 심화될 것이며, 이는 첨단 패키징(CoWoS) 및 실리콘 포토닉스(SiPh) 관련 소부장 기업들에게 새로운 경쟁 구도를 형성할 것입니다.

한국 시장에 어떤 시사점이 있나?

한국의 반도체 패키징 및 소재 기업들에게는 하이브리드 본딩, SiPh 웨이퍼, 고정밀 광학 소자 등 CPO 밸류체인 내 핵심 공정 기술을 확보하는 것이 차세대 AI 인프라 시장 진입의 결정적 기회가 될 것입니다.

이 글에 대한 큐레이터 의견

CPO의 부상은 반도체 산업의 패러독스를 보여줍니다. 연산 성능(Compute)의 발전이 결국 연결 성능(Interconnect)의 한계에 부딪혔음을 의미하며, 이제 승부처는 칩 내부의 로직 설계뿐만 아니라 칩과 칩을 잇는 광학적 연결 기술로 이동하고 있습니다. 스타트업 창업자들은 단순히 '더 빠른 칩'을 만드는 것을 넘어, '더 효율적인 연결'을 가능케 하는 패키징 및 광학 인터페이스 기술의 병목 지점을 주목해야 합니다.

특히 주목할 점은 공급망의 극심한 편중입니다. ASML이나 TSMC와 같은 거대 기업이 독점적인 위치를 점하고 있는 상황에서, 이들이 해결하지 못하는 미세 정렬(Alignment) 문제나 저비용 하이브리드 본딩 공정 같은 틈새 기술을 보유한 스타트업에게는 거대한 기회가 있습니다. 글로벌 빅테크의 CPO 로드맵(2025-2027)에 맞춰, 기존 플러그형 모듈 생태계를 대체할 수 있는 차세대 광학 소자 및 공정 솔루션을 선제적으로 준비하는 전략이 필요합니다.

원문 보기 →