TSMC, 인텔 ‘EMIB’ 맞서 차세대 AI 칩 패키징 개발 착수

(aitimes.com)

AI타임스16시간 전AI 산업

세계 최대 파운드리 기업인 TSMC가 인텔의 EMIB 기술에 대응하고 CoWoS 병목 현상을 해결하기 위해 차세대 첨단 패키징 기술 개발에 착수하며 AI 반도체 주도권 경쟁을 가속화하고 있습니다.

이 글의 핵심 포인트

1TSMC가 인텔의 EMIB 기술에 대응하는 차세대 첨단 패키징 기술 개발 착수
2엔비디아, 구글 등 주요 AI 고객사의 인텔 패키징 기술 검토에 따른 대응책 마련
3CoWoS(Chip-on-Wafer-on-Substrate) 공정의 생산 병목 현상 해소 목적 포함
4인텔의 EMIB 기술과 유사한 형태의 신기술 개발 추진 중
5AI 반도체 시장 내 파운드리 간 패키징 기술 경쟁 심화

이 글에 대한 공공지능 분석

왜 중요한가?

AI 칩 제조의 핵심인 어드밴스드 패키징 기술 경쟁이 단순한 미세 공정을 넘어 패키징 영역으로 확장되고 있음을 보여줍니다. 이는 향후 AI 가속기 성능과 공급 안정성을 결정짓는 핵심 변수가 될 것입니다.

어떤 배경과 맥락이 있나?

현재 TSMC의 CoWoS 기술은 높은 수요로 인해 병목 현상을 겪고 있으며, 인텔이 EMIB라는 대안을 제시하며 고객사 유인책을 쓰고 있는 상황입니다. 이에 따라 파운드리 경쟁의 중심축이 패키징으로 이동하고 있습니다.

업계에 어떤 영향을 주나?

엔비디아와 구글 같은 빅테크 기업들은 공급망 다변화를 위해 인텔의 기술을 검토할 수 있으며, 이는 반도체 생태계 내 칩렛(Chiplet) 설계 및 패키징 솔루션 시장의 급격한 성장을 촉진할 것입니다.

한국 시장에 어떤 시사점이 있나?

HBM과 연계된 첨단 패키징 생태계에 속한 한국 기업들에게는 새로운 표준 경쟁이 시작됨을 의미하며, 차세대 패키징 공정에 최적화된 설계 및 소재 기술 확보가 필수적인 과제가 될 것입니다.

이 글에 대한 큐레이터 의견

TSMC의 이번 움직임은 단순한 기술 방어를 넘어 AI 반도체 공급망의 '병목 해소'라는 실질적 가치 창출에 집중하고 있습니다. CoWoS의 한계를 극복할 차세대 기술이 성공한다면, TSMC는 독점적 지위를 더욱 공고히 할 것이며 이는 칩렛 기반의 고성능 AI 칩 설계를 준비하는 스타트업들에게 강력한 인프라를 제공할 것입니다.

다만, 새로운 패키징 기술 도입은 수율 안정화와 비용 상승이라는 리스크를 동반합니다. 차세대 공정이 복잡해질수록 제조 단가가 급등하여 엔비디아 등 고객사의 수익성에 압박을 줄 수 있으며, 이는 인텔의 EMIB가 가진 경제적 이점과 맞물려 시장 점유율 싸움의 변수가 될 수 있습니다. 따라서 스타트업들은 특정 패키징 기술에 종속되기보다, 다양한 패키징 옵션에 유연하게 대응할 수 있는 설계 자산(IP) 확보에 집중해야 합니다.

원문 보기 →